作用：改善高k介質與硅襯底之間的界面質量。

材料：通常為一層薄的二氧化硅（SiO?）。

原理：界面層有助于減少界面態密度，提高晶體管的可靠性和性能。

作用：提高柵極電容，減少柵極漏電流，提升晶體管的性能。

材料：如鉿氧化物（HfO?）。

原理：高k介質可以保持與傳統二氧化硅（SiO?）在相同電容下的同時顯著增加物理厚度以降低漏電流。

作用：防止金屬原子擴散到硅襯底中。

材料：如氮化鈦（TiN）或氮化鉭（TaN）。

原理：阻擋層可以有效阻止金屬原子的遷移，減少短路和漏電流的風險。

作用：調節柵極的工作函數，進一步優化閾值電壓（Vt）。

材料：功函數調節層的材料選擇取決于具體的制造工藝。（Poly-Si，TiAl，TiN）

在 Gate first 工藝中，通常使用多晶硅（Poly-Si）作為功函數調節層。

而在 Gate last 工藝中，功函數調節層則采用金屬材料。

對于 NMOS 晶體管，常用的功函數金屬是 TiAl (~4.1eV).

對于 PMOS 晶體管，常用的功函數金屬是 TiN (~5.0eV).

原理：通過選擇合適的材料組合，可以精確控制晶體管的閾值電壓，以適應不同的應用需求。

作用：提高上層薄膜與下層材料之間的粘附性。比如在功函數金屬與最后的填充金屬 Al 之間

材料：如鈦（Ti）或鈦氮化物（TiN）。

原理：粘附層可以增強各層之間的結合力，防止薄膜在工藝或操作過程中剝離。

作用：保護柵極結構免受后續工藝步驟（如刻蝕、化學機械拋光）的損傷。

材料：如氮化硅（Si?N?）或碳化硅（SiC）。

原理：保護層可以減少物理損傷和化學腐蝕，提高柵極結構的穩定性。