4月18日消息，三星電子在4nm制程的HBM4內(nèi)存邏輯芯片初步測試生產(chǎn)中取得了40%的良率，這一成績遠(yuǎn)超行業(yè)通常的10%起點水平，并且優(yōu)于此前同制程產(chǎn)品的不足20%的表現(xiàn)。

HBM4邏輯芯片被稱為“內(nèi)存堆棧中的大腦”，負(fù)責(zé)控制多層DRAM Die的操作，其成功試產(chǎn)標(biāo)志著三星在高端內(nèi)存技術(shù)領(lǐng)域的突破。

三星在HBM3時期由于技術(shù)誤判和研發(fā)進(jìn)度落后，導(dǎo)致其在高帶寬內(nèi)存（HBM）市場中處于不利地位。SK海力士憑借其在HBM領(lǐng)域的先發(fā)優(yōu)勢，占據(jù)了超過70%的市場份額，而三星的市場份額則大幅下降。此外，三星還失去了全球DRAM市場的領(lǐng)導(dǎo)地位，SK海力士在2025年第一季度以36%的市場份額超越三星的34%，成為全球DRAM市場的領(lǐng)導(dǎo)者。

面對這一局面，三星在HBM4的研發(fā)中采取了激進(jìn)的技術(shù)策略。三星計劃在HBM4中引入1c nm DRAM內(nèi)存芯片和4nm邏輯芯片，即通過采用自家先進(jìn)的4nm工藝制造邏輯芯片，并結(jié)合10nm工藝生產(chǎn)的DRAM芯片，以提升HBM4的整體性能。

此外，三星還在探索將邏輯芯片與DRAM芯片通過SA-DINT（Samsung Advanced Interconnect Technology）技術(shù)進(jìn)行3D集成，以進(jìn)一步優(yōu)化性能。

不過，盡管三星在邏輯芯片方面取得突破，但其1c nm DRAM芯片的開發(fā)卻遭遇了重大困難。

其中，電容漏電問題嚴(yán)重影響了DRAM芯片的穩(wěn)定性，導(dǎo)致良率難以達(dá)到預(yù)期目標(biāo)。三星試圖通過適當(dāng)放寬線寬等方式來改進(jìn)電容器表現(xiàn)，但穩(wěn)定性尚未達(dá)到預(yù)期水平，很可能會拖慢1c nm進(jìn)度。   

三星原計劃于2024年底實現(xiàn)1c nm DRAM的量產(chǎn)，但這一時間表已被推遲至2025年6月。三星仍然希望通過改進(jìn)工藝和設(shè)計來克服這些挑戰(zhàn)，并計劃在2025年下半年開始大規(guī)模生產(chǎn)HBM4。這無疑對HBM4內(nèi)存的整體開發(fā)進(jìn)度造成了影響。

而競爭對手SK海力士則選擇與臺積電合作，利用更先進(jìn)的TSMC工藝推進(jìn)HBM4的研發(fā)，這使得三星在市場競爭中處于不利地位。

與此同時，SK海力士繼續(xù)鞏固其在HBM市場的領(lǐng)先地位。其與英偉達(dá)等客戶的緊密合作使其在AI數(shù)據(jù)中心市場中占據(jù)主導(dǎo)地位，并推動了HBM4的研發(fā)和商業(yè)化。SK海力士還計劃將HBM4直接集成到處理器中，進(jìn)一步提升其技術(shù)競爭力。