沉積工藝非常直觀：將晶圓基底投入沉積設(shè)備中，待形成充分的薄膜后，清理殘余的部分即可以進入下一道工藝了。

在半導(dǎo)體制程中，移除殘余材料的“減法工藝”不止“刻蝕”一種，引入其他材料的“加法工藝”也非“沉積”一種。例如，Photo Process 中的光刻膠旋涂，也是在基底上形成各種薄膜；又如氧化工藝中 Silicon Wafer 的氧化，也需要在襯底表面添加各種新材料。那為什么要強調(diào)“沉積”工藝呢？

原因是半導(dǎo)體的微細化趨勢。如今，市場對電子產(chǎn)品的性能和低電耗的要求越來越高，這就需要更加“微細”的半導(dǎo)體來做支撐。如果采用體積更小、耗能更低的半導(dǎo)體，就可以在電子產(chǎn)品中添加更多功能。想實現(xiàn)半導(dǎo)體的微細化，就需要由不同材料沉積而成的薄膜層，使芯片內(nèi)部不同部分各司其職。金屬層就是其中的一種。過去，半導(dǎo)體制造商曾采用導(dǎo)電性較高的鋁做芯片的金屬布線。但隨著鋁微細化技術(shù)遇到瓶頸，制造商就利用導(dǎo)電性更高的銅代替鋁布線。但采用銅就出現(xiàn)了一個新問題，與鋁不同，銅會擴散到不應(yīng)擴散的地方（二氧化硅，SiO2）。為防止銅擴散，制造商們就必須在銅布線區(qū)形成阻擋層，即一種高質(zhì)量的薄膜涂層。

1.介質(zhì)薄膜

沉積材料主要有二氧化硅（SiO2），碳化硅（SiC）和氮化硅（SiN）等。

用作電路間的絕緣層，掩蔽半導(dǎo)體核心元件的相互擴散和漏電現(xiàn)象，從而進一步改善半導(dǎo)體操作性能的可靠性；

用作保護膜，在半導(dǎo)體制程的最后環(huán)節(jié)生成保護膜，保護芯片不受外部沖擊；

用作隔離膜，在堆疊一層層元件后進行刻蝕時，防止無需移除的部分被刻蝕。例如，淺槽隔離（STI，Shallow Trench Isolation）和金屬層間電介質(zhì)層（IMD，Intermetal Dieletric）。

2.金屬薄膜

芯片底部的元件（晶體管）如果未經(jīng)連接是起不到任何作用的。想要使不同的元件各司其職，必須將它們與其他元件和電源連接起來。元件的連接需要通過Ti、Cu 或 Al 等金屬進行布線，連接金屬布線和元件，還需要生成接觸點（Contact）。

3.Others

除此之外，沉積工藝在晶體管的高介電性薄膜和用于多重曝光的硬掩模等方面應(yīng)用范圍也非常廣泛。可以說，沉積在制造工藝中無處不在。隨著半導(dǎo)體微細化發(fā)展，半導(dǎo)體需要更高質(zhì)量、厚度更精準(zhǔn)的薄膜。因此，過去以氧化工藝制作的高介電性薄膜，如今也開始以沉積方式制作。

衡量沉積質(zhì)量的主要指標(biāo)：均勻度、臺階覆蓋率、溝槽填充

1.均勻度（Uniformity）

顧名思義，該指標(biāo)就是衡量沉積薄膜厚度均勻與否的參數(shù)。薄膜沉積和刻蝕工藝一樣，需將整張晶圓放入沉積設(shè)備中。因此，晶圓表面不同角落的沉積涂層有可能厚度不一。高均勻度表明晶圓各區(qū)域形成的薄膜厚度非常均勻。

2.臺階覆蓋率（Step Coverage）

如果晶圓表面有斷層或凹凸不平的地方，就不可能形成厚度均勻的薄膜。臺階覆蓋率是考量膜層跨臺階時，在臺階處厚度損失的一個指標(biāo)，即跨臺階處的膜層厚度與平坦處膜層厚度的比值。臺階覆蓋率越接近1，表明跨臺階處（底部或側(cè)壁）膜層厚度與平坦處膜層相差越少，越遠離1（即越小于1）表明跨臺階處的膜層厚度對比平坦處膜層厚度越薄。

3.溝槽填充（Gap fill）

溝槽填充是衡量溝槽（Gap）填充程度的一個參數(shù)。如圖4所示，半導(dǎo)體表面有很多凹凸不平的溝槽，沉積過程中很難保證可以把所有溝槽都填得嚴(yán)嚴(yán)實實。溝槽填充能力差，就會形成孔洞（Void），會影響材料的致密性，從而影響薄膜強度，造成坍塌。如果說“等向性刻蝕”是沒有方向選擇性地移除了不該移除的部分，沉積工藝中的“溝槽填充能力差”即表明沒有填充到該填充的地方。

Reference：

1.skhynix

2.Semiconductor Devices: Physics and Technology.