環形振蕩器是什么？

環形振蕩器（Ring Oscillator）是一種在通電時生成周期性電信號的設備，其輸出信號呈方波形式。它由數字邏輯門的半導體技術制成，由多個非門（NOT gates）以鏈式連接組成，最后一個非門的輸出連接到第一個非門的輸入，形成一個環。輸出信號在兩個電平（低和高）之間振蕩。輸出信號被反饋到第一個非門的輸入。需要記住的關鍵點是，為了使設備在高和低之間振蕩，非門的數量必須是奇數。

Ring Oscillator

環形振蕩器的構造

環形振蕩器由奇數個非門組成，這些非門以環形方式連接。（非門是一種數字邏輯，也稱為反相器。它由CMOS（互補金屬氧化物半導體）制成，由P型和N型MOSFET的互補對組成。可以在輸出和地之間連接電容器，以濾波和平滑輸出信號波形。）第一個非門的輸出連接到第二個非門的輸入，依此類推，最后一個非門的輸出反饋到第一個非門的輸入。可以在輸出和地之間連接電容器CL，以濾波和平滑輸出信號波形。

 Construction of a common ring oscillator

Logical contradiction:

環形振蕩器的基本原理是奇數個非門的 Logic 不穩定性。例如，如果第一個非門的輸入為高電平（HIGH），其輸出將為低電平（LOW）。這個低電平信號經過一系列非門后，最后一個非門的輸出也將為低電平。當這個低電平信號反饋到第一個非門的輸入時，就會產生矛盾，從而使電路不穩定而振蕩。因此出現由于環路中包含奇數個反相器，最終的輸出信號會與輸入信號反相奇數次，從而形成正反饋。

Inverter delay:

環形振蕩器的第二個基本原理是每個非門引起的延遲。這種延遲由每個階段的寄生 RC 電路決定。輸入變化后，非門的輸出需要一定時間才能更新，這段時間允許電路暫時保持邏輯矛盾。信號在環路中不斷循環，每次經過反相器都會反相和延遲，最終導致振蕩信號的產生。

頻率公式：

每個非門的設計都是相同的，以確保所有階段具有相同的時間常數、閾值和振幅。因此，輸出頻率取決于延遲時間（Tdelay）和非門（Inverter）的數量（N）。通過改變 Tdelay 或 Inverter 的數量，可以調整振蕩頻率。

環形振蕩器的頻率（frequency）可以表示為：

功耗：

環形振蕩器的功耗取決于以下兩點：

交叉傳導損耗，即當逆變器輸入電壓接近 VDD/2 時，使得同時導通 N 溝道和 P 溝道 MOS 管時產生的損耗。

電容損耗，即由 Inverter 電容的周期性充電/放電所引起的損耗。

在該公式中，N為 Inverter 數量，C 表示 Inverter 輸入/輸出節點中存在的電容總和，VDD 表示電源電壓，Freqency 為振蕩器的頻率。功耗 Power 可能達到較高的數值，這取決于振蕩器的設計。

應用

環形振蕩器具有廣泛的調諧范圍、在集成電路中體積小巧以及多相輸出的特點。廣泛應用于無線通信、射頻電路、音頻處理等領域。

時鐘信號源

頻率源

定時器

FM 調制器

音頻合成器

Reference:

1.On the low-power design, stability improvement and frequency estimation of the CMOS ring oscillator.

2.Analog Circuit Design.