《半導體器件的失效機理和模型》將針對硅基半導體器件常見的失效機理展開研究。這些失效機理大致按照從硅到封裝器件的半導體生產(chǎn)工藝流程進行了分類：前段制程（FEoL）、后段制程（BEoL）和封裝/界面失效機理。

注：失效機理研究只包括那些業(yè)界相對成熟，同時還包括這些失效機理的模型研究現(xiàn)狀。內容主要來源為國內外文獻的翻譯整理，供大家學習參考。

各階段常見的典型失效機理

前段制程（FEoL）常見的失效機理

1）與時間相關的電介質擊穿（TDDB）-- 柵極氧化物

2）熱載流子注入（HCI）

3）負偏壓溫度不穩(wěn)定性（NBTI）

4）表面反轉（移動離子）

5）浮柵非易失性存儲器數(shù)據(jù)保持

6）局部電荷捕獲非易失性存儲器數(shù)據(jù)保持

7）相變（PCM）非易失性存儲器數(shù)據(jù)保持

后段制程（BEoL）常見的失效機理

1）與時間相關的電介質擊穿（TDDB）-- 層間電介質/低k值/移動銅離子

2）鋁電遷移（Al EM）

3）銅電遷移（Cu EM）

4）鋁和銅腐蝕

5）鋁應力遷移（Al SM）

6）銅應力遷移（Cu SM）

封裝/界面常見的失效機理

1）因溫度循環(huán)和熱沖擊導致的疲勞失效

2）因溫度循環(huán)和熱沖擊導致的界面失效

3）因高溫導致的金屬間化合物和氧化失效

4）錫須

5）離子遷移動力學（PCB）--組件清潔度

本文對FEoL階段的非易失性存儲器數(shù)據(jù)保持模型進行研究 

浮柵非易失性存儲器是一種非易失性的存儲器，即器件斷電后數(shù)據(jù)也不會丟失。它基于浮柵晶體管，通過其中所存儲的電荷量表示不同的數(shù)據(jù)。常見的U盤、存儲卡、固態(tài)盤（SSD）等設備的存儲介質就是浮柵非易失性存儲器。浮柵晶體管典型結構如下圖所示。

1）控制柵：用于控制晶體管的工作狀態(tài)，通過給控制柵極施加不同的電壓，可以實現(xiàn)對浮柵層中電荷的充放，來控制晶體管的導電性。

2）氧化層：位于控制柵和浮柵層之間，以及浮柵層和隧道氧化層之間，起到絕緣的作用，使得電荷在浮柵層中可以保持較長時間而不泄漏。

3）浮柵層：被絕緣氧化層包裹，形成一個電荷存儲的“浮島”，電荷注入到浮柵層后會被困在里面，只有特定的操作才能移除。該特性使浮柵晶體管可以非易失性地存儲信息。

4）隧道氧化層：位于浮柵和襯底之間的一層薄氧化層，電子在某些操作下可以通過隧道效應穿過該氧化層進入或離開浮柵層。

當浮柵充電時，它被識別為“編程”狀態(tài)并標記為0；當浮柵沒有電荷時，它被識別為“擦除”狀態(tài)并標記為1。浮柵內部捕獲的電子數(shù)量與單元晶體管的閾值電壓成正比。若捕獲大量電子，晶體管則實現(xiàn)高閾值電壓；若捕獲少量電子，則形成低閾值電壓。如果周圍的電路沒有改變，浮柵處于絕緣狀態(tài)，其存儲的電荷就保持狀態(tài)不變。

非易失性存儲器會受到多種可能導致數(shù)據(jù)丟失的機制的影響。對于浮柵存儲器，一個單元的數(shù)據(jù)（“0”或“1”）取決于其閾值電壓（VT）是高于還是低于臨界閾值水平（VT，Crit）。VT可能會隨時間漂移，從而導致單元數(shù)據(jù)發(fā)生變化。閾值漂移最常見的退化模型是電介質電荷泄漏和電介質中的電荷從陷阱中釋放。這兩個模型適用于7~12nm厚的隧道氧化層的浮柵存儲器。

浮柵非易失性存儲器數(shù)據(jù)保留模型

有幾種微觀機制導致了浮柵非易失性存儲器的數(shù)據(jù)退化模型，這些機制中的大多數(shù)都與單元隧道氧化物中存在缺陷有關。在多次的數(shù)據(jù)編程/擦除（P/E）循環(huán)過程中會導致隧道氧化物的退化并產(chǎn)生缺陷，使電荷可以從浮柵和隧道氧化物中跑出來致使VT不穩(wěn)定。

導致閾值電壓不穩(wěn)定的主要因素的模型：

1）SILC（Stress-Induced Leakage Current，簡稱 SILC）：陷阱輔助隧穿（trap-assisted tunneling，簡稱TAT）導致浮柵電荷泄漏；

2）界面態(tài)退火：通過增強溝道電導率影響單元閾值電壓；

3）電荷去捕獲：源于電荷在氧化物缺陷中的捕獲及其中和。

在2X-nm和1X-nm NAND Flash節(jié)點進行的研究表明，這些模型可以同時起作用，并且它們對整體VT偏移（ΔVT）的相對權重不僅取決于器件的工作條件，還取決于器件采用的技術。

特別需要注意的是，失效模型的影響不能簡單地疊加，因為這些模型并非相互獨立。例如，當閃存單元處于擦除狀態(tài)（負VT）時，此時隧道氧化物場將去陷阱電子推向浮柵層。在這種情況下，在低循環(huán)次數(shù)時陷阱輔助隧穿占主導地位；在高循環(huán)次數(shù)時大量的去陷阱電荷向浮柵層聚集，導致浮柵勢壘能量提高，陷阱輔助隧穿發(fā)生的可能性降低。

（a）影響 ΔVT 的失效模型退化曲線，（b）每種模型的 Eaa 提取

為了準確建模和預測閃存陣列的可靠性，不僅需要了解各種失效模型對VT的影響，還需要評估它們與溫度的相關性。通過設計加速壽命測試，有效預測設備的正常使用條件下的表現(xiàn)。通常，利用阿列紐斯模型可以獲得上述三個模型的溫度相關性，并提取每種模型的熱活化能（Eaa）。

電荷去捕獲的Eaa約為1.1eV，陷阱輔助隧穿和界面態(tài)退火的熱活化能較弱，Eaa值分別為0~0.3eV和約為0.15eV。因此，和溫度相關的加速壽命公式如下：

模型研究

1）由編程/擦除循環(huán)引起的與SILC相關的介電泄漏模型

應力誘導泄漏電流（Stress-Induced Leakage Current，簡稱 SILC）。SILC歸因于陷阱輔助隧穿，即電子或空穴通過應力產(chǎn)生的陷阱從一個電極隧穿到另一個電極。在存儲器中，編程/擦除循環(huán)會導致陷阱的產(chǎn)生，由此產(chǎn)生的SILC會導致VT漂移。VT漂移會導致已編程的閃存單元會失去電子（電荷損失），或已擦除的閃存單元獲得電子（電荷增益）。故障時間取決于循環(huán)次數(shù)、溫度、施加電壓以及臨界閾值水平（VT，Crit）：

在SILC加速模型中，通常忽略溫度加速，因為熱活化能（Eaa）較低，而且高溫會導致氧化物恢復；一般使用電場加速，施加VG監(jiān)控是否觸發(fā)（VT，Crit）。

注：上述模型公式已被證明能準確擬合某些器件采用的技術試驗結果。但對于部分器件采用的技術，有報告稱其與循環(huán)次數(shù)的純冪律依賴關系以及與電壓的純指數(shù)依賴關系存在偏差。此外，在某些器件中觀察到，當達到某個閾值電壓時，閾值漂移會突然停止。上述模型未涵蓋這些效應。

對于給定的 VT，Crit和VG，處于錯誤狀態(tài)的比特比例，稱為比特錯誤率（bit error rate，簡稱BER）：

注：在設計有糾錯碼（ECC）的閃存中，與SILC相關的泄漏電荷可能會導致一些存儲位即使在未加速條件下也會失效，由于BER未達到超過ECC能力的閾值，所以不會發(fā)生數(shù)據(jù)丟失。在這種情況下，可以使用另一種方法：可以將BER作為時間的函數(shù)進行測量，擬合到方程，外推到超出應力時間的時間，然后與ECC能力進行比較。

2）電荷去捕獲模型

當陷阱位于溝道上方時，所產(chǎn)生的陷阱會直接影響器件的VT，且如果陷阱中載流子在偏置條件或高溫條件下脫陷，VT將會偏移。

表征電荷去捕獲影響因素：

1）編程/擦除循環(huán)：對存儲單元進行編程/擦除的操作；

2）數(shù)據(jù)保留烘烤：是指在高溫下不加偏置進行烘烤，以加速存儲節(jié)點處電荷的損耗。

    電荷去捕獲導致的VT偏移不僅僅和時間-溫度相關，還與編程/擦除的時間-溫度相關，因為在編程/擦除循環(huán)之間的延遲會發(fā)生顯著的脫陷。因此，加速壽命模型并不只有一個等效公式，而是兩個這樣的等效公式，一個用于編程/擦除循環(huán)，一個用于數(shù)據(jù)保持：

數(shù)據(jù)保留壽命預估示例：

目標：

針對電荷去捕獲和SILC模型，計算正常使用環(huán)境與加速環(huán)境下數(shù)據(jù)保留失效的加速因子（AF）。對于電荷去捕獲，考慮編程/擦除循環(huán)次數(shù)的影響。對于SILC，使用電壓加速方法計算加速因子。另外，對于SILC，使用外推誤碼率方法計算失效的保留時間。

假設條件：

1）正常使用條件為：50°C芯片溫度和在2年的時間里進行100,000次編程/擦除循環(huán)，隨后是數(shù)據(jù)保持。

2）SILC加速條件為：在進行了100,000次編程/擦除循環(huán)后，隨后在25°C的數(shù)據(jù)保持。

對于電壓加速法，VT，Crit裕量預留2V。

對于BER推斷法，假定ECC方案的BER能力為4x10-5，對未經(jīng)加速的1000小時數(shù)據(jù)保持結構進行測試，測量點為48、168、500和1000小時。

3）電荷去捕獲加速條件為：在85°C下進行100,000次編程/擦除循環(huán)，隨后在125°C下數(shù)據(jù)保持。

AF計算公式：

BER的數(shù)據(jù)點外推：數(shù)據(jù)符合純冪律關系，ECC的能力為4x10-5，除以2以確保安全裕度（如水平虛線所示）。外推的BER線與該水平虛線相交于10,000小時，這是估計的數(shù)據(jù)保留時間。

結論：

1）對于電荷去捕獲，選擇85°C下100,000次編程/擦除循環(huán)，然后選擇125°C進行數(shù)據(jù)保持，經(jīng)計算加速因子為1711倍。

2）對于SILC，VT，Crit裕量=2V，加速因子為99倍。

3）對于用BER-acceleration方法評估的SILC數(shù)據(jù)保持，數(shù)據(jù)外推TTF為10,000小時。

參考文獻：

1）Mielke, N., et al., “Flash EEPROM Threshold Instabilities due to Charge Trapping During Program Erase Cycling,” IEEE Transactions on Device and Materials Reliability, Vol. 4, Issue 3, 2004, pp. 335-344. 

2）Mielke, N., et al., “Recovery Effect in the Distributed Cycling of Flash Memories,” IEEE International Reliability Physics Symposium Proceedings, 2006, pp. 29-35. 

3）C. Compagnoni, C. Miccoli, R. Mottadelli, S. Beltrami, M. Ghidotti, A. L. Lacaita, A. S. Spinelli and A. Visconti, “Investigation of the threshold voltage instability after distributed cycling in nanoscale NAND Flash memory arrays” IEEE International Reliability Physics Symposium Proceedings, 2010. 

4）Mielke, N.R., “New EPROM Data Loss Mechanisms,” IEEE International Reliability Physics Symposium Proceedings, 1983, pp. 106-113.

5）J.-D. Lee, J.-H. Choi, D. Park, and K. Kim, “Effects of interface trap generation and annihilation on the data retention characteristics of Flash memory cells,” IEEE Trans. Device Mater. Rel., vol. 4, pp. 110–117, Mar. 2004.

6）R. Yamada, Y. Mori, Y. Okuyama, J. Yugami, T. Nishimoto, and H. Kume, “Analysis of detrap current due to oxide traps to improve flash memory retention,” in Proc. IRPS, pp. 200–204, 2000. 

7）K. Lee, M. Kang, S. Seo, D. H. Li, J. Kim, and H. Shin, “Analysis of failure mechanisms and extraction of activation energies (Ea) in 21-nm NAND Flash cells,” IEEE Electron Device Lett., vol. 34, pp. 48–50, Jan. 2013. 

8）K. Lee, M. Kang, S. Seo, D. Kang, S. Kim, D. H. Li, and H. Shin, “Activation energies (Ea) of failure mechanisms in advanced NAND Flash cells for different generations and cycling,” IEEE Trans. Electron Devices, vol. 60, pp. 1099–1107, Mar. 2013. 

9）K. Lee, D. Kang, H. Shin, S. Kwon, S. Kim, and Y. Hwang, “Analysis of failure mechanisms in erased state of sub 20-nm nand flash memory,” in Proc. ESSDERC, pp. 58–61, Sept. 2014.

10）C. Miccoli, C. Monzio Compagnoni, S. Beltrami, A. S. Spinelli, and A. Visconti, “Thresholdvoltage instability due to damage recovery in nanoscale NAND Flash memories,” IEEE Trans. Electron Devices, vol. 58, pp. 2406–2414, Aug. 2011.